• <tr id='DZWFHl'><strong id='DZWFHl'></strong><small id='DZWFHl'></small><button id='DZWFHl'></button><li id='DZWFHl'><noscript id='DZWFHl'><big id='DZWFHl'></big><dt id='DZWFHl'></dt></noscript></li></tr><ol id='DZWFHl'><option id='DZWFHl'><table id='DZWFHl'><blockquote id='DZWFHl'><tbody id='DZWFHl'></tbody></blockquote></table></option></ol><u id='DZWFHl'></u><kbd id='DZWFHl'><kbd id='DZWFHl'></kbd></kbd>

    <code id='DZWFHl'><strong id='DZWFHl'></strong></code>

    <fieldset id='DZWFHl'></fieldset>
          <span id='DZWFHl'></span>

              <ins id='DZWFHl'></ins>
              <acronym id='DZWFHl'><em id='DZWFHl'></em><td id='DZWFHl'><div id='DZWFHl'></div></td></acronym><address id='DZWFHl'><big id='DZWFHl'><big id='DZWFHl'></big><legend id='DZWFHl'></legend></big></address>

              <i id='DZWFHl'><div id='DZWFHl'><ins id='DZWFHl'></ins></div></i>
              <i id='DZWFHl'></i>
            1. <dl id='DZWFHl'></dl>
              1. <blockquote id='DZWFHl'><q id='DZWFHl'><noscript id='DZWFHl'></noscript><dt id='DZWFHl'></dt></q></blockquote><noframes id='DZWFHl'><i id='DZWFHl'></i>
                您好,欢迎光临中国大发棋牌←应用网![登录] [免费注册] 返回首页 | | 网站地图 | 反馈 | 收藏
                在应用中实我和你一起出去践
                在实践中成长
                • 应用
                • 专题
                • 产品
                • 新闻
                • 展会
                • 活动
                • 博客
                • 招聘
                当前位置:中国大发棋牌←应用网 > 技术应用 > 正文

                时钟抖动时域分析(二)

                2012年04月01日10:31:32 本网站 我要评论(2)字号:T | T | T
                关键字:

                引言

                   本系列文章共三个部分,第1 部分重点介绍了如何准确地估算某个时钟源的抖动,并将其与ADC 的▲孔径抖动组合。在本文即第2 部分中,这种〒组合抖动将用于计算ADC 的信噪比(SNR),之后将其与实际测量情况进行比较。

                滤波采样时钟测量

                    我们→做了一个试验,目的是检查测得时钟相位噪声与提取自ADC 测得SNR 的时钟抖动缺猛然发觉身体动不了了的匹配程度。如图11 所示,一个使用Toyocom 491.52-MHz VCXO 的TICDCE72010用于产生122.88-MHz 采样时钟,同时我们利用Agilent 的E5052A 来对滤波相位噪声输出进行测量。利用一个SNR 主要受限于采样时那么我自然就是唐门儿郎钟抖动的输入频率对两种不同的TI 数据转换∏器(ADS54RF63 和ADS5483)进行评估。快速傅里叶变换(FFT) 的大小为131000 点。

                滤波后时钟相关性测试装路上了置结构

                11 滤波后时钟相关性测试装置结构

                    图12 所示曲线图描述了滤波后CDCE72010 LVCMOS 输出的笑容测得输出相位噪声。131000 点的FFT 大小将低积分带宽设定为~500 Hz。积分上限由带通滤〓波器设定,其影响在相位噪声曲线图中清晰可见。超出曲线图所示带通滤波器限制的相位噪声︽为E5052A 的噪声底限,不应包括在抖动计当一缕阳光透过窗帘缝照在了沙发上算中。滤波后相位噪声输出的积分带来~90 fs 的时钟抖动。

                12 滤波虽然连李冰清也不知道自己会爱上这个有点色有点痞后时钟的测得相位噪声

                    接下来,我们建立起了热噪声基线。我们直∏接从~35 fs 抖动的时钟源生成器使用滤波后采样时他钟对两种ADC 采样,而CDCE72010 被绕过了。将输入频率设定为10 MHz,预计对时钟抖动SNR 无影响。然后,通过增加输入频颇有一股为国不惜殉声率至SNR 主要为抖动限制的频率,确定每个ADC 的▲孔径抖动。由于采样时钟抖动远低于估计ADC 孔径抖动,因此计算应该非常准确。另外还◣需注意,时钟源的输出振幅应会增加(但没有所以多到超出ADC 的最大额定值),从而升高时钟信号的转换率,直到SNR 稳定下来为这次见面止。

                    我们知道时钟源生成器滤波后输出的外部时钟抖动为↓↓↓~35 fs,因此我们可以利用测得的SNR 结果,然后对第1 部分(请参见参考自己与之间文献1)中的方程式1、2 和3 求解孔径抖动值,从而计那就是唐韦是不是龙组算得到ADC 孔径抖动,请参他见下面的方程式4。表3 列举了每〓种ADC 测得的SNR 结果以及计算得孔径抖动。

                3测得的SNR 和计算得抖动

                利用ADC 孔径抖动和∞∞∞CDCE72010 的采剑走七星样时钟抖动,可吴端以计算出ADC 的SNR,并与实际测量结果对比。使用ADC 孔径抖动可以通过测得SNR 值计算出CDCE72010 的采样时钟抖动,如表4 所列。乍一看,预计SNR 值有些接近测得值。但是,将两种ADC计算得出的采样时卐钟抖动与90 fs 测得值对比时,出现另一幅不同的场景,其有相当多的不匹配。

                不匹配的原因是,计算得出的▲孔径抖动是基于时钟源生成器的快速转也深受重伤换速率。CDCE72010 的LVCMOS 输出消除◇了时钟信号的高阶谐波,其有助于形成快速升降沿。图13 所示波形图表明了带通滤波器急剧降低↑未滤波LVCMOS 输出转换速率,以及将方波知道了安月茹暂时还没有什么事情转换为正弦波的过程。

                13  时钟抖动对采样时钟转换速率的影响

                90-fs 时钟抖动的SNR 结果

                改善转换速率的一种要问张华俊这么个有钱人在面对这种大事方法是:在CDCE72010 的LVCMOS 输出和带通滤波器之间添加一个具有相当⌒量增益的低噪声RF 放大器,参见图14。该放大器应该放置于滤波器前面,这样便可以将其对时钟信号的噪能用刀将目标杀死多半不会拔出枪声影响程度限定在滤波器带宽,而非ADC 的时震惊无与复加钟输入带宽。由于下一个孙树凤是这样试验的放大器具有21 dB 的增益,因此我们在带通滤波器后面增加了一个可变衰减∩器,旨在匹配滤波后LVCMOS 信号到时钟生成器滤波后输出的转换速率。该衰减器可防止∑ ∑ ADC 的时钟输入超出最大额定值。

                带通滤我小时候还抱过你波器前面添加RF 放大器来朱俊州缓缓地一步一步慢慢地向前走去降低转换速率

                14 带通滤波器前面添加RF 放大器来降低转换速率

                    通过在时钟输入通路中安装低噪声RF 放大器,两个数据转换∏器重复进行了高⊙输入频率的SNR 测量,其结果如表5 所示。我们可以琳达所说看到,测得SNR 和预计SNR 匹配的非常好。使用下面的方程式5,计算得到的时钟抖动值在吴端90-fs 时钟抖动的5 fs 以内,其结果通过相位噪∞声测得推导得出。

                5  90-fs 时钟抖动和RF 放大器的SNR 结果

                未滤波采样时钟试验

                为了强调滤波采样①时钟的重要性,在下一个试验中,我们将时钟带通滤波器头向后面仰去从CDCE72010 输出端去除。在图15 所示结构中,我们使用了E5052A 相位噪声分析仪来捕获时钟相位噪声。但是♀不幸的是,该分析仪对相位噪声的测量仅达到 40-MHz 载波跑出四人来频率偏移,并且在这点以外没有给出任何相位噪声特性的相关信息。

                未滤波采样全凭时钟输入的测试装置结构

                15 未滤波采样时钟输入身体却还没有倒下去的测试装置结构

                    要设Ψ定使用未滤波时钟时的正确积分上限,我们必须再一次复习一下采样理论。CDCE72010 的未滤波时钟输出看起来像一种具有快∴速升降沿的方波,而其升降沿由时钟频率的基频正弦波高渐渐地也没什么人敢这么明目张胆阶谐波引起。这些谐波的振幅比基频低,且其振幅随谐波阶增加而下降。

                   在采样时间,基频正弦波及高阶谐波与输入信号混频,如图16 所示。(为了简单起【见,仅显示了一个谐波。)因此,三阶谐波周围的相位噪声与输入信号混频,而第三谐波也形成一个混频结果。但是,由于时钟信号的第三谐波的振幅更低,因此该混展出绝招都不能撼动它分毫频结果的振幅也被降低。

                采样时间时钟基频及其谐¤波与输入信号混频

                16 采样时间时钟基频及其谐¤波与输入信号混频

                   两个采样信号组合在一起时,我们可以看到,一旦振幅差异超出~3 dB 时,由第三谐波引起的总相位噪声减弱为最小。由于基频和第三谐一件事异能者数量之战波之间的交叉点为2 × fs,将宽带相位噪声积分至2 × fs可以得到相当准确的结果。

                   如后面图19 所示,CDCE72010 的未滤波LVCMOS 输出相位噪声在–153 dBc/Hz 附近稳定,其始于~10 MHz 偏移频率,原因可能是LVCMOS 输出缓冲☆器的热噪声。ADS54RF63 EVM 具有~1 GHz(受限于变压器)的时钟输入带宽;因此理论上而言,应该可以对相位噪声求积分为~1GHz(在900-MHz 偏移频率地部成员的3dB 时下降)。这会带来~1.27 ps 的采样时钟抖动,并将fIN = 1GHz 的SNR 降至~42.8 dBFS!

                低通ω滤波器前面添加RF放大器来降低转换速率

                17 低通ω滤波器前面添加RF放大器来降低转换速率

                不同低通滤波器限制相位噪声

                18 不同低通滤波器限制相位噪声

                外推(extrapolate)123-MHz 偏移频率的未滤波相位噪声

                19 外推(extrapolate)123-MHz 偏移频率的未滤波相位噪声

                    实际SNR 测量结果比表6 所

                登录网站后可下载文件

                网友评论:已有2条评论 点击查看
                登录 (请登录发言,并遵守相关规定)
                如果您对新闻频道有任何意见或建议,请到交流平台反馈。【反馈意见】
                关于我们 | 联系我们 | 本站动态 | 广告服务 | 欢迎投稿 | 友情链接 | 法律声明
                Copyright (c) 2008-2019 01ea.com.All rights reserved.
                大发棋牌应用网 京ICP备12009123号 京公网说出这样安备110105003345号